| Ders Adı | Kodu | Dili | Türü | Yarıyıl | T+U Saat | Kredi | AKTS |
|---|---|---|---|---|---|---|---|
| Digital Electronics | CE206 | Türkçe | Zorunlu | 4. Yarıyıl | 4 + 1 | 5,0 | 5,0 |
| Ön Koşul Dersleri | |
| Dersin Seviyesi | Lisans |
| Dersin Verilişi | Yüz Yüze |
| Dersin Koordinatörü | Doç. Dr. Muhammed Enes BAYRAKDAR |
| Dersi Veren(ler) | |
| Dersin Amacı | Sayı sistemleri ve kodlamalar ile ilgili temel kavramları tanıtmak, Temel Lojik kapıları ve Lojik entegreleri tanıtmak, Karnough Haritalarını ve Boole cebirini kullanarak sadeleştirme yapmasını öğretmek, bileşik devreleri anlatmak ve tasarım yapma becerisi kazandırmak, sıralı lojik devreleri tanıtmak, flip-flopları ve türlerini tanıtmak, flip-flop içeren devre elemanlarını öğretmek, programlanabilir lojik devreleri tanıtmak. Böylece Bilgisayarın temel devreleri ve çalışmaları hakkında donanım bilgiine sahip olmak. |
| Dersin İçeriği | Analog ve sayısal kavramı, sayı sistemleri, kodlama sistemleri, lojik kapılar, Karnaugh diyagramı ile lojik devreleri sadeleştirme, Boole fonksiyonları ve sadeleştirme, birleşik devre elemanları, toplayıcı, çıkarıcı, karşılaştırıcı, kodlayıcı, kod çözücü, kod dönüştürücü, çoklayıcı (veri seçici) ve çoklayıcı-çözücü (veri dağıtıcılar) devre tasarımları. Flip-floplar ve ardışık(sıralı) senkron devre analizi ve tasarımı (mealy ve moore modeli kullanılarak sonlu durum makine tasarımı). Sayıcı devreleri, sayıcı tasarımı, kaydedici devreleri, programlanabilir lojik devreler, bellek devreleri. |
| # | Öğrenme Kazanımı |
| 0 | Will be able to analyze the combinatorial circuit. |
| 1 | Can design and draw combinational circuits. |
| 2 | Can correct combinatorial camels using Karnaugh maps. |
| 3 | Can design sequential circuits. |
| 4 | Can analyze sequential circuits. |
| Hafta | Konular/Uygulamalar | Yöntem |
|---|---|---|
| 1. Hafta | Analog ve Sayısal Kavramları | |
| 2. Hafta | Sayı sistemleri | |
| 3. Hafta | Kodlama ve Binary (İkili) Kodlar | |
| 4. Hafta | Boolean Kuralları, Lojik İfadelerin Sadeleştirilmesi, Lojik Kapılar ve Lojik Devrelerin Oluşturulması | |
| 5. Hafta | Karnaugh diyagramı ile lojik fonksiyonların sadeleştirilmesi | |
| 6. Hafta | Birleşik devreler: Toplayıcı, Çıkarıcı ve Karşılaştırıcı Devreleri | |
| 7. Hafta | Birleşik devreler: Kodlayıcı, Kod Çözücü, Kod Dönüştürücü, Çoklayıcı ve Çoklayıcı Çözücü devre tasarımı | |
| 8. Hafta | Ardışık devreler | |
| 9. Hafta | Flip-Floplar | |
| 10. Hafta | Ardışık Senkron Devre Analizi ve Tasarımı | |
| 11. Hafta | Ardışık devreler: Sayıcılar ve sayıcı devre tasarımları | |
| 12. Hafta | Ardışık devreler: Kaydediciler | |
| 13. Hafta | Programlanabilir lojik devreler | |
| 14. Hafta | Bellek devreleri |
| Program Yeterlilik | DK1 | DK2 | DK3 | DK4 | DK5 |
|---|
| Ders Kitabı veya Notu | Ders Kitabı veya Ders Notu bulunmamaktadır. |
|---|---|
| Diğer Kaynaklar |
|
| AKTS / İş Yükü Tablosu | Sayısı | Süresi (Saat) | Toplam İş Yükü (Saat) | |
|---|---|---|---|---|
|
Sınavlar |
Ara Sınav 1 | 5 | 16 | 80 |
| Ödev 1 | 16 | 3 | 48 | |
| Toplam İş Yükü | 128 | |||
| *AKTS = (Toplam İş Yükü) / 25,5 | Dersin AKTS Kredisi | 5,0 | ||
